台积电高级副总裁张晓强表示，随着AI驱动的电力需求不断增长，能源效率已成为芯片开发中比计算性能更关键的限制因素。他说：“客户最渴望改进的就是能源效率。无论是终端装置、智慧手机、行动装置、物联网（IoT）应用，还是高效能AI资料中心，情况皆是如此。” [1, 2]
张晓强进一步强调，客户对提升性能的要求越来越高，但不希望以增加电力消耗为代价，这一趋势贯穿智能手机、物联网及高性能AI数据中心等多个领域。 [1, 2]
台积电预计，从当前2纳米工艺节点到2028年左右推出的A14节点，芯片功耗将降低最多30%，计算性能将提升超过20%。这显示出在提高能效的同时，芯片性能仍有明显进步空间。 [1, 2]
尽管增密晶体管仍是台积电技术路线的核心，先进封装、芯片堆叠和光子技术的应用正变得日益重要，以推动能效提升。张晓强指出，通过更紧密的组件集成，比如3D堆叠，可以有效加快内部数据移动，提升芯片整体性能。 [1, 2]
面对中国竞争对手华为提出的“Tau缩放定律”计划，台积电表示这一概念业界已存在多年，关键仍依赖于更紧凑的元件集成方案。张晓强称：“这个概念在业界其实已存在相当长的时间。” [1, 2]
在中国芯片制造能力方面，美国主导的出口管制限制了中国企业从荷兰ASML公司采购极紫外光（EUV）光刻设备的能力。台积电作为ASML EUV设备的重要买家，曾于2023年4月宣布将推迟采用下一代EUV光刻技术数年。 [1, 2]
台积电预计在2028年左右推出的A14节点，将在降低功耗的同时实现性能提升，体现其在能效设计和先进制造上的持续投入。
