台积电高阶副总经理张晓强于2026年5月14日在技术论坛公开介绍新关键技术“COUPE”（紧凑型通用光子引擎），称其为半导体产业的下一个焦点技术。 [1, 2, 3]
COUPE是搭载于共同封装光学（CPO）的光子封装技术，基板上的功耗效率提升4倍，延迟降低90%；在中介层可实现功耗效率提升10倍，延迟降低95%。 [2, 3]张晓强表示，AI系统从训练阶段转向推论阶段，对低延迟和高频宽的存储需求激增，推动DRAM与先进封装的深度整合，这正是COUPE技术的优势所在。 [1, 2]
搭载COUPE的全球首个200Gbps微环调变器（MRM）将于2026年量产，拥有低于1E-08的比特误码率。张晓强指出，过去业界预计全球半导体营收要到2030年才破万亿美元，但在AI推动下，2026年半导体营收将提前突破这一里程碑。 [2, 3]
台积电正研发更高带宽的调变器，包括400Gbps及多波长技术，目标在2030年实现4Tbps/mm的带宽密度。 [2, 3]除COUPE外，台积电的先进封装技术还包括系统级晶圆SoW和三维互连芯片SoIC。SoW-P已于2024年量产，SoW-X预计2029年就绪。SoIC 9μm处理距离版本从2023年量产，6μm版本于2025年投产，未来将持续缩小处理距离并提升堆叠层级。 [3]
张晓强强调，“如果说过去几年熟悉的是CoWoS，那么接下来AI时代的新名词就是COUPE。COUPE的核心在于将光子传输与电子运算进行高效整合，这将是台积电推动AI系统性能持续增长的秘密武器。” [2]
技术论坛中，台积电再次确认光互连技术是半导体下一项突破点。公司计划于2028年生产更微缩的6μm对6μm堆叠SoIC版本，2029年推出SoW-X及4.5μm接合距SoIC版本，2030年实现400Gbps调变器和4Tbps/mm频宽密度的COUPE技术。 [1, 2, 3]